


ROTEIRO PROJETO 4




DIREITOS AUTORAIS

Este material didático é protegido por Direitos Autorais, sendo vedada a reprodução, distribuição, comercialização de qualquer material ou conteúdo dele obtido, sem a prévia e expressa autorização da Macnica DHW.

O material didático disponibilizado, se constitui em trabalho intelectual, cujos direitos autorais pertencem à Macnica DHW e a Intel, e está protegido por leis nacionais e tratados internacionais, qualquer reprodução ou distribuição, ou utilização comercial, de qualquer conteúdo deste material didático é expressamente proibida e o transgressor será responsabilizado civil e criminalmente na forma da lei.

PROJETO 4

- Abrir o projeto-04 e iniciar um novo Verilog.
- Adicionar uma entrada de clock, dois botões, saída de 10 LEDs.
- Modelar um contador de 32 bits usando um registrador com reset assíncrono ativo-baixo proveniente do botão KEY1 e enable em KEY0.
- Conectar os 10 bits mais significativos do contador nos 10 LEDs.




Para iniciar um novo Verilog

No Quartus:

Menu **File** -> **Open project** -> Vá a pasta Material do curso, caminho abaixo -> Abra o arquivo **projeto.qpf**


Caminho para o arquivo:

\TRN\Roteiros\Projeto 04\projeto-04



Para iniciar um novo Verilog (cont)

Após aberto o Projeto 04, iniciaremos a partir dessa estrutura.



Para iniciar um novo Verilog (cont)

Contador de 32 bits[31:0] dentro de um bloco “*always*”, linha 14-20.

```
1 // Projeto 04
2
3 module projeto (           //Início portmap
4     input MAX10_CLK1_50,
5     input [1:0] KEY,
6     output [9:0] LEDR
7 );                           //Fim portmap
8
9 wire w_clock = MAX10_CLK1_50; //Atribuição de wire, clock
10 wire w_enable = ~KEY[0];      //Atribuição de wire de w_enable
11 wire w_reset_n = KEY[1];      //Atribuição de wire de w_reset_n
12 reg [31:0] r_contador;        //Atribuição de reg, contador de 32 bits
13
14 always @(posedge w_clock, negedge w_reset_n) begin //Início contador
15     if (~w_reset_n)
16         r_contador <= 32'd0;
17     else
18         if (w_enable)
19             r_contador <= r_contador + 32'd1;
20     end                               //Fim contador
21
22 assign LEDR[9:0] = r_contador[31:22]; //Conectando os bits do contador aos leds
23
24 endmodule
25
```


(3)

Para visualizar o esquemático no RTL Viewer

No Quartus:

Compilar o projeto no Menu **Processing** -> **Start Compilation**

Visualizar o RTL Viewer no Menu **Tools** -> **Netlist Viewers** -> **RTL viewer**




Visualização mais próxima
ao pedido do laboratório.


Para gravar o kit

No Quartus:

Menu Tools -> Programmer -> no Programmer selecionar a checkbox **Program/Configure** caso ela não esteja selecionada -> **Start**. Ao final da gravação, o Programmer deverá mostrar a aba de progresso como “100% successful”, contemplando o sucesso da gravação.




(4)



Para testar no Kit DE10-Lite

A KEY[0] realiza a incrementação gradual dos 10 leds, enquanto a KEY[1] realiza o reset, voltando os leds ao estado padrão.

KEY[0]	KEY[1]	LEDR[9:0]
Pressionada	Não Pressionada	Incrementando
Indiferente	Pressionada	Reset



KEY[0]

KEY[1]

LEDR[9:0]

Obrigado

